

Übung zu Betriebssystembau

Prolog/Epilog-Modell

25. November 2025

Alexander Krause

Arbeitsgruppe Systemsoftware
Technische Universität Dortmund

(Mit Material vom Lehrstuhl 4 der FAU)

Interrupts verändern (potenziell) den Zustand des Systems

Interrupts verändern (potenziell) den Zustand des Systems

```
1 main(){  
2     while(1){  
3         // ...  
4         consume();  
5         // ...  
6     }  
7 }
```

```
1 interrupt_handler(){  
2  
3  
4     produce();  
5  
6  
7 }
```

`main()`

 E_0 (Anwendung)

E_1 (IRQ)

Ohne Synchronisation


E_0 (Anwendung)




E_1 (IRQ)




Ohne Synchronisation



Ohne Synchronisation



Ohne Synchronisation



Ohne Synchronisation

```
1  int buf[SIZE];
2  int pos = 0;
3
4  void produce(int data) {
5      if (pos < SIZE)
6          buf[pos++] = data;
7  }
8
9  int consume() {
10     return pos > 0 ? buf[--pos] : -1;
11 }
```



Lost Update möglich!



Bewährtes Hausmittel: Mutex

```
1 void produce(int data) {  
2     mutex.lock();  
3     if (pos < SIZE)  
4         buf[pos++] = data;  
5     mutex.unlock();  
6 }  
7  
8 int consume() {  
9     mutex.lock();  
10    int r = pos > 0 ? buf[--pos] : -1;  
11    mutex.unlock();  
12    return r;  
13 }
```



Verklemmt sich!



Weiche Synchronisation

```
1 void produce(int data) {  
2     if (pos < SIZE)  
3         buf[pos++] = data;  
4 }  
5  
6 int consume() {  
7     int x, r = -1;  
8     if (pos > 0)  
9         do {  
10             x = pos;  
11             r = buf[x];  
12             } while(!CAS(&pos, x, x-1));  
13     return r;  
14 }
```



Funktioniert!



Optimistischer Ansatz

- + keine Interruptsperre
- + kann sehr effizient sein
- kein generischer Ansatz
- kann sehr kompliziert werden
- fehleranfällig



Optimistischer Ansatz

- + keine Interruptsperre
- + kann sehr effizient sein
- kein generischer Ansatz
- kann sehr kompliziert werden
- fehleranfällig


Betriebssystemarchitekt sollte Treiber- und Anwendungsentwicklern entgegenkommen → für Erfolg des Betriebssystems entscheidend

`main()`


 E_0 (Anwendung)

E_1 (IRQ)


Harte Synchronisation




Harte Synchronisation




Harte Synchronisation




Harte Synchronisation




Harte Synchronisation




Harte Synchronisation



Harte Synchronisation



Harte Synchronisation



Pessimistischer Ansatz

- + einfach
- + funktioniert immer
- Verzögerung von IRQs
 - hohe Latenz, ggf. Verlust von Interrupts
- blockiert pauschal alle IRQs

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation
somit Ebene 1 / IRQs wieder frei

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation
somit Ebene 1 / IRQs wieder frei

Operationen

- höhere Ebene betreten: **cli**
- höhere Ebene verlassen: **sti**
- niedrigere Ebene unterbrechen: **IRQ-Leitung**

bei **harter Synchronisation**

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation
somit Ebene 1 / IRQs wieder frei

Operationen

- höhere Ebene betreten: **cli**, **enter**
- höhere Ebene verlassen: **sti**, **leave**
- niedrigere Ebene unterbrechen: **IRQ-Leitung**

bei **harter Synchronisation** und **Prolog/Epilog-Modell**



Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation
somit Ebene 1 / IRQs wieder frei

Operationen

- höhere Ebene betreten: **cli**, **enter**
- höhere Ebene verlassen: **sti**, **leave**
- niedrigere Ebene unterbrechen: **IRQ-Leitung**, **relay**


bei **harter Synchronisation** und **Prolog/Epilog-Modell**

main()



E_0 (Anwendung)

$E_{\frac{1}{2}}$ (Epilog)


E_1 (IRQ/Prolog)









Prolog/Epilog-Modell




Prolog/Epilog-Modell




Prolog/Epilog-Modell



Prolog/Epilog-Modell



Prolog/Epilog-Modell



Kombinierter Ansatz

- + einfaches Programmiermodell
(für Anwendungsentwickler)
- + geringer Interruptverlust
- Ebene $\frac{1}{2}$ ist zusätzlicher Overhead
- etwas mehr Arbeit für den Betriebssystemarchitekten

Kombinierter Ansatz

- + einfaches Programmiermodell
(für Anwendungsentwickler)
- + geringer Interruptverlust
- Ebene $\frac{1}{2}$ ist zusätzlicher Overhead
- etwas mehr Arbeit für den Betriebssystemarchitekten

→ **guter Kompromiss**

```
1 main(){  
2     while(1){  
3         enter();  
4         consume();  
5         leave();  
6     }  
7 }
```

```
1 epilog(){  
2  
3     // ...  
4     produce();  
5     // ...  
6  
7 }
```

`main()`


E_0 (Anwendung)


$E_{\frac{1}{2}}$ (Epilog)


E_1 (IRQ/Prolog)


`main()` `enter`
 E_0 (Anwendung)


$E_{\frac{1}{2}}$ (Epilog)


E_1 (IRQ/Prolog)

















Was wird gebraucht?



Was wird gebraucht?

- **Guard** mit **enter()**, **leave()** und **relay()** für Prioritätsebenen
- Epilogwarteschlange **GateQueue** zum Einreihen der Epiloge

Was wird gebraucht?

- **Guard** mit **enter()**, **leave()** und **relay()** für Prioritätsebenen
- Epilogwarteschlange **GateQueue** zum Einreihen der Epiloge

Was muss angepasst werden?

Was wird gebraucht?

- **Guard** mit `enter()`, `leave()` und `relay()` für Prioritätsebenen
- Epilogwarteschlange **GateQueue** zum Einreihen der Epiloge

Was muss angepasst werden?

- Unterbrechungsbehandlung (`interrupt_handler`) und **Gate** (von `trigger()` zu `prolog()` und `epilog()`)
- alle Treiber (**Keyboard**)
- die Anwendung (**Application**)

Was wird gebraucht?

- **Guard** mit `enter()`, `leave()` und `relay()` für Prioritätsebenen
- Epilogwarteschlange **GateQueue** zum Einreihen der Epiloge

Was muss angepasst werden?

- Unterbrechungsbehandlung (`interrupt_handler`) und **Gate** (von `trigger()` zu `prolog()` und `epilog()`)
- alle Treiber (**Keyboard**)
- die Anwendung (**Application**)
- *alles was hart synchronisiert*

- Jeder Kern hat eine **eigene** Epilogwarteschlange
(damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)

- Jeder Kern hat eine **eigene** Epilogwarteschlange
(damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine **Gate**-Instanz darf **nicht mehrfach in einer** Epilogwarteschlangen vorkommen

- Jeder Kern hat eine **eigene** Epilogwarteschlange
(damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine **Gate**-Instanz darf **nicht mehrfach in einer** Epilogwarteschlangen vorkommen
- Eine **Gate**-Instanz kann aber **gleichzeitig in unterschiedlichen** Epilogwarteschlangen vorkommen

- Jeder Kern hat eine **eigene** Epilogwarteschlange
(damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine **Gate**-Instanz darf **nicht mehrfach in einer** Epilogwarteschlangen vorkommen
- Eine **Gate**-Instanz kann aber **gleichzeitig in unterschiedlichen** Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf **maximal ein Kern** Epiloge ausführen

- Jeder Kern hat eine **eigene** Epilogwarteschlange
(damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine **Gate**-Instanz darf **nicht mehrfach in einer** Epilogwarteschlangen vorkommen
- Eine **Gate**-Instanz kann aber **gleichzeitig in unterschiedlichen** Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf **maximal ein Kern** Epiloge ausführen
→ Verwendung eines **big kernel lock** (BKL)

- Jeder Kern hat eine **eigene** Epilogwarteschlange
(damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine **Gate**-Instanz darf **nicht mehrfach in einer** Epilogwarteschlangen vorkommen
- Eine **Gate**-Instanz kann aber **gleichzeitig in unterschiedlichen** Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf **maximal ein Kern** Epiloge ausführen
→ Verwendung eines **big kernel lock** (BKL) via Spinlock

- Jeder Kern hat eine **eigene** Epilogwarteschlange
(damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine **Gate**-Instanz darf **nicht mehrfach in einer** Epilogwarteschlangen vorkommen
- Eine **Gate**-Instanz kann aber **gleichzeitig in unterschiedlichen** Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf **maximal ein Kern** Epiloge ausführen
→ Verwendung eines **big kernel lock** (BKL) via Spinlock
- **Korrekte Sperrreihenfolge ist extrem wichtig!**

Beispiel für Mehrkernprozessoren

CPU 1 

CPU 0 

E_0

$E_{\frac{1}{2}}$

E_1



Beispiel für Mehrkernprozessoren

CPU 1

CPU 0

E_0

$E_{\frac{1}{2}}$

E_1



Beispiel für Mehrkernprozessoren

CPU 1

CPU 0


E_0

$E_{\frac{1}{2}}$


E_1



Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




E_1


Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren




Beispiel für Mehrkernprozessoren



Beispiel für Mehrkernprozessoren



Beispiel für Mehrkernprozessoren





Fragen?

Abgabe der Aufgabe bis Mittwoch, den 10. Dezember