Übung zu Betriebssystembau

Prolog/Epilog-Modell


25. November 2025

Alexander Krause

Arbeitsgruppe Systemsoftware Technische Universität Dortmund

(Mit Material vom Lehrstuhl 4 der FAU)





Interrupts verändern (potenziell) den Zustand des Systems

Interrupts verändern (potenziell) den Zustand des Systems

```
1 main(){
2     while(1){
3         // ...
4         consume();
5         // ...
6     }
7 }
1 interrupt_handler(){
2         produce();
5         // ...
6     }
7 }
```

$$E_0$$
 (Anwendung)

$$E_1$$
 (IRQ)




$$E_0 \text{ (Anwendung)}$$

$$E_1$$
 (IRQ)
















```
int buf[SIZE];
_{2} int pos = 0;
3
4 void produce(int data) {
      if (pos < SIZE)</pre>
           buf[pos++] = data;
6
7 }
8
9 int consume() {
      return pos > 0 ? buf[--pos] : -1;
10
11 }
```

Lost Update möglich!



Bewährtes Hausmittel: Mutex

```
void produce(int data) {
      mutex.lock();
2
      if (pos < SIZE)</pre>
3
           buf[pos++] = data;
4
      mutex.unlock();
5
6 }
7
8 int consume() {
      mutex.lock();
9
      int r = pos > 0 ? buf [--pos] : -1;
10
      mutex.unlock();
11
    return r;
12
13 }
```



Bewährtes Hausmittel: Mutex

Verklemmt sich!



```
void produce(int data) {
      if (pos < SIZE)</pre>
          buf[pos++] = data;
3
5
6 int consume() {
     int x, r = -1;
  if (pos > 0)
8
          do {
9
               x = pos;
10
               r = buf[x];
11
           } while(!CAS(&pos, x, x-1));
12
     return r;
13
14 }
```



Funktioniert!



Optimistischer Ansatz

- + keine Interruptsperre
- + kann sehr effizient sein
- kein generischer Ansatz
- kann sehr kompliziert werden
- fehleranfällig



Optimistischer Ansatz


- + keine Interruptsperre
- + kann sehr effizient sein
- kein generischer Ansatz
- kann sehr kompliziert werden
- fehleranfällig

Betriebssystemarchitekt sollte Treiber- und Anwendungsentwicklern entgegenkommen → für Erfolg des Betriebsystems entscheidend

E₀ (Anwendung)

 E_1 (IRQ)






 E_1 (IRQ)




































Pessimistischer Ansatz

- + einfach
- + funktioniert immer
- Verzögerung von IRQs
 - → hohe Latenz, ggf. Verlust von Interrupts
- blockiert pauschal alle IRQs

Idee

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1



Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation somit Ebene 1 / IRQs wieder frei



Prolog erledigt das Nötigste auf E_1 Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation somit Ebene 1 / IRQs wieder frei

Operationen

- höhere Ebene betreten: cli
- höhere Ebene verlassen: sti
- niedrigere Ebene unterbrechen: IRQ-Leitung

bei harter Synchronisation



Prolog erledigt das Nötigste auf E_1 Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation somit Ebene 1 / IRQs wieder frei

Operationen

- höhere Ebene betreten: cli, enter
- höhere Ebene verlassen: sti, leave
- niedrigere Ebene unterbrechen: IRQ-Leitung

bei harter Synchronisation und Prolog/Epilog-Modell



Prolog erledigt das Nötigste auf E_1 Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation somit Ebene 1 / IRQs wieder frei

Operationen

- höhere Ebene betreten: cli, enter
- höhere Ebene verlassen: sti, leave
- niedrigere Ebene unterbrechen: IRQ-Leitung, relay

bei harter Synchronisation und Prolog/Epilog-Modell




E₀ (Anwendung)

 $E_{rac{1}{2}}$ (Epilog)

 E_1 (IRQ/Prolog)






 E_1 (IRQ/Prolog)





 E_1 (IRQ/Prolog)






 E_1 (IRQ/Prolog)






 E_1 (IRQ/Prolog)





















Kombinierter Ansatz

- + einfaches Programmiermodell (für Anwendungsentwickler)
- + geringer Interruptverlust
- Ebene $\frac{1}{2}$ ist zusätzlicher Overhead
- etwas mehr Arbeit für den Betriebssystemarchitekten

Kombinierter Ansatz

- + einfaches Programmiermodell (für Anwendungsentwickler)
- + geringer Interruptverlust
- Ebene $\frac{1}{2}$ ist zusätzlicher Overhead
- etwas mehr Arbeit für den Betriebssystemarchitekten
- → guter Kompromiss

```
1 main(){
2     while(1){
3         enter();
4         consume();
5         leave();
6     }
7 }
1 epilog(){
2         // ...
4     produce();
5         // ...
6     }
7 }
```




 $E_0 \text{ (Anwendung)}$

 $E_{rac{1}{2}}$ (Epilog)

 E_1 (IRQ/Prolog)




8/12




 E_1 (IRQ/Prolog)






 E_1 (IRQ/Prolog)































Was wird gebraucht?



Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was muss angepasst werden?

Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was muss angepasst werden?

- Unterbrechungsbehandlung (interrupt_handler) und Gate (von trigger() zu prolog() und epilog())
- alle Treiber (Keyboard)
- die Anwendung (Application)

Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was muss angepasst werden?

- Unterbrechungsbehandlung (interrupt_handler) und Gate (von trigger() zu prolog() und epilog())
- alle Treiber (Keyboard)
- die Anwendung (Application)
- alles was hart synchronisiert



 Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlangen vorkommen

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlangen vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen
 Epilogwarteschlangen vorkommen

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlangen vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen
 Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlangen vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen
 Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen
 - → Verwendung eines big kernel lock (BKL)

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlangen vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen
 Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen
 - → Verwendung eines big kernel lock (BKL) via Spinlock


- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlangen vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen
 Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen
 - → Verwendung eines big kernel lock (BKL) via Spinlock
- Korrekte Sperrreihenfolge ist extrem wichtig!



 $E_{\frac{1}{2}}$


 E_1






 E_1






 E_1






 E_1





 E_1






 E_1






 E_1













ak






ak







ak




















11/12









11/12

